设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA_CPLD数字电路设计经验分享
12
返回列表 发新帖
楼主: vcforever

FPGA_CPLD数字电路设计经验分享

[复制链接]
hong_zt
发表于 2008-12-14 11:08:51 | 显示全部楼层
希望大学共同学习，进步！
回复 支持 反对

使用道具 举报

hsy669
发表于 2008-12-14 11:15:39 | 显示全部楼层
thank you!
回复 支持 反对

使用道具 举报

发表于 2008-12-15 01:45:24 | 显示全部楼层
Ebook.rar
回复 支持 反对

使用道具 举报

发表于 2011-3-20 09:34:42 | 显示全部楼层
下了，看了下，果然是好东西
回复 支持 反对

使用道具 举报

发表于 2011-3-22 10:11:16 | 显示全部楼层
谢谢前辈
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-8-23 22:19:54 | 显示全部楼层
KANKAN
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

htsbwjw
发表于 2011-8-23 22:56:42 | 显示全部楼层
好好学习下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

铁金
发表于 2011-8-26 20:51:06 | 显示全部楼层
O(∩_∩)O谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 14:33 , Processed in 0.015885 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表