在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2853|回复: 1

[求助] cadence的input.scs文件中subckts模块被删除了,怎么能改好

[复制链接]
发表于 2013-12-27 21:58:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我一不小心把input.scs文件中的subckts的那一段网表给删去了,然后电路就不是识别我的子电路了,而且在进行电路原理图仿真时再也不能自动提取网表了,我重建的原理图也不能仿真了,等于我的cadence由于不能提网表仿真都进行不了了,对于没有子电路的仿真还是没问题的,都是这个问题,怎么改才能把这个问题解决呢?就是一劳永逸的恢复自动提取原理图网表功能。求解答,感激不尽!
       对面的高手看过来,这里的菜鸟好可怜!!
发表于 2023-1-25 20:29:40 | 显示全部楼层
你知道怎么写入scs电路吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 04:07 , Processed in 0.017511 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表