在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: zylxzxcyz

[求助] 求科普,如果DC时只想选择有限种类标准单元做综合,应该使用什么指令?

[复制链接]
发表于 2013-12-27 10:50:58 | 显示全部楼层
3楼正解
发表于 2013-12-27 11:03:52 | 显示全部楼层
cell library 裡所有定義的 cell 本來就不用照單全收, 一般driving弱, 或Cell Area 過大的 cell 都會設 set_dont_use, 不懂你為何一定要刪cell, DC配合design ware 定義的加法, 乘法器等若被你刪cell 到無法合成出來那可會得不償失.
 楼主| 发表于 2013-12-27 14:14:06 | 显示全部楼层
回复 12# kevin9133023


   这么用基本也不是综合,就是设计电路时的参考而已~~~
 楼主| 发表于 2013-12-27 14:14:53 | 显示全部楼层
回复 12# kevin9133023


   就更用不到加法器之类的了~~仅仅是想看看基本的电路架构,方便cadence绘制
发表于 2013-12-27 14:36:24 | 显示全部楼层
回复 12# kevin9133023


   首先你说的和楼主要求的是两码事。
我认为你的担心是多余的。
最简单的加法器是半加器:只需要and和or。
全加器可以由and和or和xor,而其中xor可以由and、or和inv构成。

任何一个加法器都可以由半加器和全加器构成。
任何一个乘法器可以由加法器整列构成。

所以我可以肯定的告诉你,任何逻辑电路都可以只用and、or和inv就可以组成。因为逻辑关系就只有这三种。
发表于 2014-5-29 14:50:33 | 显示全部楼层
这帖子让我发笑,但是大家说的也对,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-6 12:35 , Processed in 0.017471 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表