DRC版图验证错误

zhicheng_ · 发表于 2013-12-4 20:36:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

新手求助……在用csmc 0.5um 工艺做drc检查时出现个问题

error: Layer 'tb_conn' must be connected.
drc(tb_conn (sep < 4.0 ) diffNet "TB.c N-well spacing with different potential must be >=4.0um")
error: Layer 'tb_conn' must be connected.
drc(tb_conn (sep < 1.4 ) diffNet "TB.d N-well spacing with same potential must be >= 1.4 um")
Errors exist in the rules file "/home/1/st02/divaDRC.rul".,这错误怎么修改呢，跪求高手解答，不胜感激……

zhicheng_ · 发表于 2013-12-4 20:38:26

验证工具为cadence自带的Diva……求9

zhicheng_ · 发表于 2013-12-5 11:21:13

望高手，发一个CSMC05的版图验证规则文件也行……没有错误的……不胜感激……

tuohong · 发表于 2013-12-6 09:52:42

不同点位的阱的间距必须大于等于4um，改法：如果小于这个值就拉大。
相同电位阱的间距必须大于等于1.4um，改法：如果小于这个值就拉大或者合并。

zhicheng_ · 发表于 2013-12-6 13:49:39

回复 4# tuohong

你好，，那个错误说是验证文件出错……版图我就调出一个标准的mos管也会出错……也就是说，应该不是我画错了……，是验证文件出错了，不知道怎么改！谢谢……

173660575 · 发表于 2013-12-6 20:03:01

估计是你的设计规则和验证文件对不上吧，如果DRC文件没错就按4楼说的做

[求助] DRC版图验证错误

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。