设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 为什么在stil 文件中test_setup部分设置了某信号，run_d ...
返回列表 发新帖
查看: 2663|回复: 4

[求助] 为什么在stil 文件中test_setup部分设置了某信号，run_drc后还是X状态呢？

[复制链接]
xiaomaoerecho
发表于 2013-12-3 18:54:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
为什么在stil 文件中test_setup部分设置了某信号的状态，在run_drc后analyze还是XXX状态呢？不解呀！
回复

举报

Syn2012
发表于 2013-12-7 22:58:07 | 显示全部楼层
不知道这个地方test_setup是设置在port上，还是内部pin上。内部pin估计设置不上。
回复 支持 反对

举报

xiaomaoerecho
 楼主| 发表于 2013-12-10 17:56:27 | 显示全部楼层
回复 2# Syn2012

是按以下设置的，用波形看会让内部trigger test mode信号： top/scan_mode 为1，但是到shift此信号为X，不解!
   

                               
登录/注册后可看大图
回复 支持 反对

举报

xiaomaoerecho
 楼主| 发表于 2013-12-10 18:39:13 | 显示全部楼层
LOOP 5 V RST=0; SCLP=0; SDAP_DIN=0;
LOOP 5 V RST=1;
LOOP 6 V SCLP=0; SDAP_DIN=P;
LOOP 4 V SCLP=1;
V RST=1;
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jimin_qu
发表于 2015-10-7 16:15:23 | 显示全部楼层
也遇到了这种问题，楼主怎么解决的？？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:25 , Processed in 0.017017 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表