在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1394|回复: 1

[求助] 怎么用synplify 生成IP 网表?

[复制链接]
发表于 2013-11-21 08:03:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Altera FPGA. 希望使用Synplify_pro 综合一组RTL 文件,然后输出是IP 网表,让别人去进一步使用。
请问怎么实现上述功能呢?需要什么tcl command?

谢谢
发表于 2013-11-22 13:05:03 | 显示全部楼层
直接综合完后不是有个*.edn (或者是*.edif / *.edf)文件吗?这个就是啦。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 02:52 , Processed in 0.018230 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表