在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1709|回复: 1

[求助] 做DC compiler 时出现了,这儿问题

[复制链接]
发表于 2013-11-6 11:33:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Warning: Design 's38584' contains 2 high-fanout nets. A fanout number of 1000 will be used for delay calculations involving these nets. (TIM-134)
     Net 'g35': 1062 load(s), 1 driver(s)
     Net 'DFF_1/CK': 1426 load(s), 1 driver(s)
这是什么问题啊,我用的是S38584电路,按理说不应出错啊!!
结果compile 出错了
是warning不是error
哪位大侠,帮忙看看什么原因啊

是不是compile 存在错误,存储dc后的结果时就不会正确啊,要是这种警告呢
compile算通过吗,是不是就算实现了RTL到GATE NETLIST的转换啊
发表于 2013-11-6 12:04:43 | 显示全部楼层
set_ideal_net clk....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 12:43 , Processed in 0.020099 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表