请教一个synplify pro和quartus综合的问题

chaorenda · 发表于 2013-10-31 22:13:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教一个synplify pro和quartus综合的问题：
同个模块设计（verilog），在quartus综合布局布线后，逻辑资源消耗有1500的样子，但用synplify pro综合后，资源消耗是接近3000的样子，然后将VQM文件在quartus里面布局布线，最后资源消耗仍然是3000。网上看了很多评论都说synplify综合的资源消耗要小，时序也要好，所以我很困惑啊！
求教各位大牛的经验，这有可能是哪些原因造成的啊？quartus用的是11，synplify用的是2012的那版。

eaglelsb · 发表于 2013-11-1 09:08:27

你给这个模块加了IO PIN脚约束没？如果不加约束，那PIN脚是随机放的，面积也会大大不同。
你只是综合个模块，但上FPGA布线，还是有必要加PIN脚约束。

chaorenda · 发表于 2013-11-3 23:03:54

回复 2# eaglelsb

恩 synplify 是没有加pin脚约束的，但quartus上是有pin脚约束的。如果都没加，照一般经验看，也应该是synplify综合出来的资源更优一些，奈何现在synplify没加约束，quartus加了pin脚约束，后者却显得资源利用更优啊？

eaglelsb · 发表于 2013-11-4 09:00:07

回复 3# chaorenda

也就是说就是用synplifypro，然后调用quartus时是有PIN脚约束的？

要不你试下把约束信息写在SDC中，加载到synplify premier，并且打开物理综合，然后再步到最后试试。

dclu0925 · 发表于 2017-10-16 14:05:17

感謝分享

[求助] 请教一个synplify pro和quartus综合的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2