模拟电平选择求问

sjun · 发表于 2013-10-29 17:00:55

回复 10# jiang_shuguo

我相信在电荷泵等应用中衬底选择电路的应用已经达成共识。但在电平选择器的上电过程中存在的衬底漏电问题（事实上也只是输入在电源上电之前建立才会出现，且需要输入驱动能力较强）上却找不到相关的资料，但这个问题又确实是存在的。之所以纠结这个问题，不是因为衬底选择电路在此处是否可用的问题，而是为什么大家不考虑上电过程PMOS管漏电？

luodennis · 发表于 2013-10-29 17:25:56

LZ应用环境是什么呢，VCC和Vctrl 上电顺序是确定的呢还是不确定的

jiang_shuguo · 发表于 2013-10-29 17:58:13

回复 11# sjun

你需要让人带你几年

sjun · 发表于 2013-10-29 22:40:46

回复 13# jiang_shuguo

你讲的都对，只是在这个问题上是不是可以针对这个问题直接告诉我解决方案呢(如果知道的话)，我相信论坛也是个学习的路径，不是么？无论如何，还是多谢，如果觉得太烦，请无视。

sjun · 发表于 2013-10-29 22:43:46

回复 12# luodennis

应用中可能输入先上电的，所以要考虑这个问题。

semico_ljj · 发表于 2013-10-30 10:44:20

回复 15# sjun

这个问题画个纵向陪面图就能分析是不是存在漏电的地方了

sjun · 发表于 2013-10-30 11:26:30

回复 16# semico_ljj

多谢关注，理论分析确实是存在的，因为该问题只在上电过程存在，并且输入的驱动能力一般没那么强，芯片直接击穿的可能性不大，但可靠性问题还是存在的。

semico_ljj · 发表于 2013-10-30 15:16:37

理论分析确实是存在的?为什么呢？
可以用图示来讨论一下

sjun · 发表于 2013-10-30 16:40:05

回复 18# semico_ljj

假设芯片上电之前输入端Vctrl=3V，PMOS管衬底接VCC，在上电初始VCＣ电压为０Ｖ，这样该ＰＭＯＳ管衬底（Ｎ阱）和输入端Ｖｃｔｒｌ（ｐ型）之间的ＰＮ结正向偏置，存在漏电。当然芯片上电之后由于衬底已经处于最高电平，漏电问题不会存在。

zgln1234 · 发表于 2013-10-30 17:07:18

回复 1# sjun

为什么不将vctr1直接连到分压电阻的分压点那，这样就没有那些问题了，当你不加vctr1时（可以外挂一个电容）为分压，加vctr1时为vctr1.

[求助] 模拟电平选择求问

站长推荐 /2