在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: thefifaman

[求助] 13bit pipeline ADC只有50dB,请问如何提高?

[复制链接]
发表于 2013-9-25 08:56:34 | 显示全部楼层
回复 9# 雨丝


    请留意楼主提供的第三张图,里面不仅仅是谐波差,噪声也差。这就是我想表达的问题。
发表于 2013-9-25 11:28:42 | 显示全部楼层
回复 7# thefifaman


    你好,楼主。从电路图上看信号通路上的开关并不是采用的bootstrap类型的开关。你可以搜一下关于bootsrap的开关文献看一下。建议信号路径上的开关先用理想的开关试一下。不管怎样信号路径上的开关是需要bootstrap类型的。
发表于 2013-9-25 14:11:29 | 显示全部楼层
回复 7# thefifaman


    楼主你好,你的MDAC的结构好像和一般的结构不太一样。单端四个电容的公共端应该接到运算放大器的输入端。
发表于 2013-9-25 14:23:59 | 显示全部楼层
回复 1# thefifaman


    楼主能否把自己的MDAC的原理图画一下。从我的经验来看是原理图的结构有问题。
 楼主| 发表于 2013-9-26 10:08:17 | 显示全部楼层
回复 12# cybjut


    谢谢提醒,我第一次做ADC,在SHA里的信号采样开关用的是bootstrap,MDAC的信号采样开关用的是普通的CMOS开关,我试试您的建议,按下图所示,把所有2.5bit和1.5bit的MDAC的Cs的采样开关换成bootstrap。

    未命名.bmp

    我的电路图里,Cs和Cint的底板接的是运放的输入端,我把运放的位置放到旁边去了,连线用的是相同的标名,它们是连到一起的。
 楼主| 发表于 2013-9-26 10:11:14 | 显示全部楼层
回复 14# cybjut


    谢谢您的建议,我先把MDAC的信号采样开关换成bootstrap开关,仿真仔细检查一下MDAC的结构
发表于 2013-9-26 11:09:14 | 显示全部楼层
luguo,xuexiyixia
 楼主| 发表于 2013-9-26 11:51:09 | 显示全部楼层
本帖最后由 thefifaman 于 2013-9-26 11:54 编辑

回复 13# cybjut


    我的2.5bit MDAC结构如下图,圆圈的开关是bootstrap结构,红色时钟是CLK2,蓝色是CLK1,黄色和浅蓝色分别是CLK1pp和CLK1p, 我的正弦和斜坡输入信号的仿真结果基本正常,但是SFDR还是只有50dB,请问是我的结构有问题吗?(第一图是正确的,第二个图输出有错误,没有接vcm,删不掉,)

    2.5bit MDAC 结构示意图.png
2.5bit MDAC 结构示意图.png
 楼主| 发表于 2013-9-26 11:56:29 | 显示全部楼层
回复 11# xuriver2012


    请问噪声差有可能是什么原因?
发表于 2013-9-26 12:28:08 | 显示全部楼层
回复 18# thefifaman


    看了楼主的MDAC的结构了。没有问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:51 , Processed in 0.036156 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表