ASIC笔试大家请关注哟，，说不定用得上哟

twftwf · 发表于 2013-9-17 09:51:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

（1）在asic设计中，当从存储器中读取数据时，我们常用到CACHE，使用CACHE的好处是什么？为什么？

（2）请解释CACHE的命中（hit），缺失(miss)，替换(replace)，你知道有哪些CACHE替换策略

（3）如果要设计一个2-way set-associative instruction cache ,each way cache size 4KB,cache line size 128 Bytes,假设memory 的地址空间是0~0xffff_ffff，每个way有多少条cache line？请给出tag的bit数和组成

yushuiyang1986 · 发表于 2013-9-17 10:58:14

ASIC笔试题越来越偏向嵌软了～

twftwf · 发表于 2013-9-17 11:18:55

回复 2# yushuiyang1986

这是威盛的笔试哟，，欢迎解答第（3）问

deepfox · 发表于 2013-9-17 14:54:47

Each way KB，所以4KB/128B = 32 为index，所以是5bit。假定Byte addressable，于是offset 为7bit，又是32位机器，所以tag为32-5-7=20b

另：asic面试不是应该问更加偏向Design＋DV＋Implementation的东西么？

darrenxu · 发表于 2013-9-17 15:03:04

回复 4# deepfox

是２way 所以每个way 是2k　最后的line为１６（要减半）
所以tag为３２－７－４＝２１

deepfox · 发表于 2013-9-17 15:06:42

回复 5# darrenxu

他说each way size 4KB嘛。

darrenxu · 发表于 2013-9-17 15:18:15

回复 6# deepfox

谢谢，不好意思没看清

[讨论] ASIC笔试大家请关注哟，，说不定用得上哟

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2