在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1855|回复: 1

[求助] 求助 verilog 串并转换

[复制链接]
发表于 2013-9-16 09:42:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
一个通信系统中,编码出来的数据是2048位【2047:0】,而进行调制的时候是一位一位往里进的,每隔8个时钟进一位,我该如何写,用普通的串并转换,因为用到一个2048位寄存器,报错说IO单元过多,该怎么解决呢 xilinx14.2 能导出编码后的信息吗?
发表于 2013-9-16 13:47:01 | 显示全部楼层
嗯,设置虚拟管脚吧。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 00:03 , Processed in 0.016113 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表