EETOP 创芯网论坛 (原名:电子顶级开发网)

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

查看: 3182|回复: 4

[求助] 用ISE产生FPGA的bit文件需要testbench吗?

[复制链接]
发表于 2013-9-12 11:11:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1、ISE建立工程的时候需要把testbench添加进来吗?2、生成的bit文件里面都包含哪些信息?生成bit文件与加不加testbench有关吗?

我理解加testbench只是为了仿真,而综合、映射、布局布线只跟设计代码和约束有关,跟testbench无关,对吗?
发表于 2013-9-12 23:20:40 | 显示全部楼层
对的。
 楼主| 发表于 2013-9-13 10:52:39 | 显示全部楼层
回复 2# gaurson


   谢谢你的回答,再请问生成bit文件与建project所选用的器件有关吗?
发表于 2013-9-13 13:08:02 | 显示全部楼层
回复 3# 云中鹤叉


    当然有关系,FPGA内部是硬件电路,不同的器件生成的bit文件也不一样
发表于 2013-9-13 13:34:15 | 显示全部楼层
完全赞同楼上的观点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

论坛正在升级!预计22:00左右完毕,期间只能浏览和下载,不可注册和发帖

QQ|小黑屋|手机版|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 18:06 , Processed in 0.027776 second(s), 12 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表