在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11521|回复: 17

[求助] 与PAD相连MOS drain 用ESD rule 画有什么好处

[复制链接]
发表于 2013-9-9 16:47:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我看到很多版图中,将与PAD相连的MOS管的漏用ESD rule画? 有必要吗?能改善什么?
漏结增大,我觉得ESD来时更容易触发,电流更容易从这个地方走。
加salicide block 层增加漏极电阻可以改善漏栅耐压吗?类似于LDMOS。
 楼主| 发表于 2013-9-10 09:25:28 | 显示全部楼层
回复 1# longqingshan


    没人气啊
发表于 2013-9-10 11:03:24 | 显示全部楼层
先看看书,基本的原理了解一下,esd相关的书籍或者fab的esd design guide都有说明
一两句话说不完
发表于 2013-9-14 09:38:18 | 显示全部楼层
我看到很多版图中,将与PAD相连的MOS管的漏用ESD rule画? 有必要吗?能改善什么?
     有必要,改善采用multi-finger布局方式的MOS管的导通一致性。
漏结增大,我觉得ESD来时更容易触发,电流更容易从这个地方走。
      设计规则的确会使得漏结增大,但是这个与触发电压的关系不大。
加salicide block 层增加漏极电阻可以改善漏栅耐压吗?类似于LDMOS。
      加SBK层相当于在漏极增加了一个ballast resistor,从ggNMOS的放点曲线上理解就是,这个ballast resistor可以使得ggNMOS的Vt2>Vt1,以改善其导通时的uniformity。
 楼主| 发表于 2013-9-23 15:09:08 | 显示全部楼层
回复 4# ruinsnku

谢谢您细心回复
发表于 2013-9-25 17:31:41 | 显示全部楼层
4楼回复得很好
发表于 2013-10-12 07:54:16 | 显示全部楼层
是的,有必要,否则容易发生ESD不过关的情况。
发表于 2013-10-29 13:36:12 | 显示全部楼层
除了加SAB外,我觉得漏极变长也有利于增加漏极电阻,让电流导通得更加均匀
发表于 2013-10-29 16:22:52 | 显示全部楼层
和pad相连的MOS 一种是esd 保护器件,另一种是内部器件
1.如果不按照ESD rule layout ESD电流容易走表面,打坏gate,按照ESD rule是增加了表面电阻,使得电流往下走,更均匀,ESD 性能更好,
2.0.18工艺下ESD 保护电路基本都要加sab因为现在工艺都用到salicide ,使得就算拉开contact与poly的间距也不能使得电阻增加多少,所以必须加sab
发表于 2013-10-30 11:18:33 | 显示全部楼层
ESD是什么意思,请教一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:54 , Processed in 0.022330 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表