设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 带隙基准选用高阻的原因
123
返回列表 发新帖
楼主: zhiqiang3713

[求助] 带隙基准选用高阻的原因

[复制链接]
发表于 2014-9-15 13:41:04 | 显示全部楼层
回复 20# semico_ljj


   这就要看，性能和功能的折衷了吧，用方块阻值最小的电阻的tc 也就只能做到50ppm而已。如果采用高掺杂的ploy电阻，那性能估计会很差的。
回复 支持 反对

使用道具 举报

zmrzmr
发表于 2025-5-16 17:06:11 | 显示全部楼层
多大的阻值算高阻
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-15 15:32 , Processed in 0.012199 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表