设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog实验教程

1 2 345 6 7 / 7 页下一页

返回列表发新帖

楼主: tangerui

verilog实验教程

发表于 2012-5-12 12:05:14 | 显示全部楼层

多谢楼主分享！！！

回复支持反对

使用道具举报

发表于 2012-5-12 14:43:06 | 显示全部楼层

多谢了啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-5-29 12:45:48 | 显示全部楼层

THANKS

回复支持反对

使用道具举报

发表于 2012-11-28 18:52:00 | 显示全部楼层

正在学习，支持

回复支持反对

使用道具举报

发表于 2013-1-9 17:59:04 | 显示全部楼层

只是普通的教程，不过还很实用，快速易懂

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-5-1 14:50:48 | 显示全部楼层

回复 1# tangerui 似乎内容不多，也没涉及实验操作

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-8-26 13:38:15 | 显示全部楼层

不错啊啊啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-9-17 22:44:43 | 显示全部楼层

真心不怎么样

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-11-7 12:47:45 | 显示全部楼层

谢谢楼主无私奉献

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-2-12 23:03:20 | 显示全部楼层

帮顶一下

回复支持反对

使用道具举报

1 2 345 6 7 / 7 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 14:27 , Processed in 0.022636 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表