|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
建了两个完全一样的工程,工程中调用一以太网的IP核名字为ETH,在一个工程中编译仿真完全正常,
在另一个工程中编译正常,仿真却出现下面的错误!!!
** Error: (vlog-7) Failed to open design unit file "E:/HW/FPGA/HW/ETH.vo" in read mode
我真是奇了怪了,仿真是QUARTUS自动调用的,路径没有问题,别说汉字空格下划线都没有 ,
另外那个完全正常的工程中也没有ETH.VO这个文件,真不明白这是什么玩意!!!! |
|