在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3619|回复: 3

[求助] 关于小数分频PLL中单环DSM的问题

[复制链接]
发表于 2013-8-24 16:46:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大哥们,如果我想做其他结构的,单环的比如这种

单环结构比如这种

单环结构比如这种

最终落到电路实现的时候,DFF就是多位的寄存器是么?我有点儿理解不上来,X输入是多位的,D也是多位的呗?另外最后的量化器的功能由谁实现啊,还是整个过程都是多位的,量化器也是个寄存器?如果是多位的,乘以系数后超位了怎么办?望各位大哥指点迷津……懵了,原理知道了但是跟电路对应不上……谢谢谢谢
发表于 2013-8-24 22:45:09 | 显示全部楼层
DSM一般是数字电路实现的,verilog--后端……
发表于 2013-8-25 10:08:13 | 显示全部楼层
电路里面的DFF是用寄存器实现的,多位没有问题。乘法溢出的部分可以截断,只要环路精度允许。
 楼主| 发表于 2013-8-25 17:10:35 | 显示全部楼层
回复 3# xuriver2012


    谢谢大哥指点,我先去做一做试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:33 , Processed in 0.022302 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表