在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2701|回复: 5

[求助] 数字电路做DRC检查的时候出现的poly coverage的问题

[复制链接]
发表于 2013-8-16 11:54:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
QQ图片20130816115412.jpg


                               
登录/注册后可看大图



就是在做DRC检查的时候,出现poly coverage小于0.14的问题,其中有的是因为某个调用的单元本身单独拉出来做DRC就存在这个违例,有的是因为几个单元组合在一起的时候会报这个违例。我想知道这个poly coverage的检查机制到底是怎样的,为什么本来单独不存在这个问题的几个单元组合在一起形成一个新的组合逻辑的时候就会报这个错误
发表于 2013-9-27 00:47:36 | 显示全部楼层
可能是組合做的時候有些圖形會重疊在一起只能算一塊面積的關係吧
发表于 2013-10-18 17:50:19 | 显示全部楼层
单独一个block存在覆盖率不够的情况不需要理会的吧,到了整个chip拼装的时候还是报这个问题的话就填充电容,个人看法
发表于 2013-10-19 12:59:40 | 显示全部楼层
rule里面有这个error是如何计算的
发表于 2013-10-20 14:29:59 | 显示全部楼层
直接按面积比计算
block的可以不管
只要最终coverage够了就行,不够就手动画一些没用的就行,也可以按3#说的做
发表于 2013-10-20 19:32:11 | 显示全部楼层
顶顶顶
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 04:35 , Processed in 0.018317 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表