求教！DSP模块基本问题：做fft蝶形运算时如何截位

janstina

现在在用verilog编写fft程序，256点fft，输入数据14bit，旋转因子8bit，最高位都是符号位，输出也是14bit，蝶形运算根据点数来算是8级，每个蝶形运算的结果是23位，为保证下级蝶形运算的进行，需将这次的结果截位为14位。

但是在截位这块不知道怎么处理，

我现在想到两种方案：

1保留低13位和最高的符号位，对于低13位绝对值大于2^14的取值为2^14-1,否则直接选取低13位，这样做我担心经过每级的运算后数会变得越来越大，会不会导致很多溢出。

2.保留高13位和符号位，但是这样做得到的数据都很小，分辨率不高。

我的想法肯定有很多局限性，我想大家能不能指导我一下，我觉得这块应该是比较普遍的问题，希望版主也能帮帮我，谢谢大家！