在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4048|回复: 11

最全Xilinx FPGA资料 virtex-5

[复制链接]
发表于 2013-8-12 23:31:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 woshixieyuxiang 于 2013-8-12 23:33 编辑

短时间精通FPGA,也是新手入门最好的学习资料。Xilinx Virtex-5,功能全面,内部包括:LUT,强大的时钟管理模块(由DCM和PLL构成),可编程RAM/FIFO,SelectI/O,DSP,SPI和FLASH接口,PCIE接口,三态 10/100/1000 Mb/s以太网MAC。
Virtex-5 FPGA.pdf (1.95 MB, 下载次数: 44 )
virtex-5 用户手册(英文).pdf (11.83 MB, 下载次数: 44 )
Virtex-5配置手册.pdf (3.05 MB, 下载次数: 81 )
Virtex-5器件一览.pdf (313.75 KB, 下载次数: 36 )
Virtex-5用户手册(中文).pdf (7.93 MB, 下载次数: 80 )
发表于 2013-8-13 07:08:49 | 显示全部楼层
V5新項目基本沒人用了
发表于 2013-8-14 13:59:14 | 显示全部楼层
看看吧
发表于 2013-8-15 00:11:47 | 显示全部楼层
回复 1# woshixieyuxiang


    Studying, thx
发表于 2013-8-15 09:09:11 | 显示全部楼层
破解 用以前的破解就行,仅用于学习,不可用于任何商业目的
发表于 2013-8-15 11:30:10 | 显示全部楼层
谢谢分享!
发表于 2014-9-30 14:05:43 | 显示全部楼层
下来看哈
发表于 2014-10-4 14:33:08 | 显示全部楼层
Studying, thx
发表于 2015-3-15 19:14:45 | 显示全部楼层
Xilinx ISE 14.4
Xilinx ISE 14.4
Xilinx ISE 14.4
Xilinx ISE 14.4
Xilinx ISE 14.4[table=98%]
Xilinx ISE 14.4[table=98%]
Xilinx ISE 14.4[table=98%]
Xilinx ISE 14.4
[/td][/tr]
[/table][/td][/tr]
[/table][/td][/tr]
[/table]
发表于 2015-3-17 07:32:05 | 显示全部楼层
不错哦  很好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-5 15:23 , Processed in 0.033050 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表