在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8674|回复: 2

请问latch对DFT到底有什么样的影响?

[复制链接]
发表于 2007-2-5 17:39:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一直知道不要使用latch,因为对DFT有影响,但不清楚具体是什么样的影响,请高人指教
发表于 2007-2-6 19:07:59 | 显示全部楼层
里面有latch的组合逻辑块的延迟无穷大。会给后续的测试和分析带来困难。

[ 本帖最后由 wice3 于 2007-2-6 19:10 编辑 ]
发表于 2007-2-7 11:43:28 | 显示全部楼层
哦,原来是折样啊,还有其它影响吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 01:55 , Processed in 0.025816 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表