在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2951|回复: 5

現在 CPU cache 是如何設計??

[复制链接]
发表于 2013-8-5 14:21:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 peterlin2010 于 2013-8-5 14:24 编辑

現在 CPU cache 是如何設計??

google find some 圖片
FROM  
三太子上身  

IBM powerPC
IBM_POWER_cache_hierarchy_20090927.png

AMD x86
AMD_x86_cache_hierarchy_20090926.png

IA64  => IA64 還活著嗎??

Intel_IA64_cache_hierarchy_20090927.png

Alpha
DEC_Alpha_cache_hierarchy_20090929.png

有沒有人知道 Sun ultra sparc
发表于 2013-9-27 10:46:07 | 显示全部楼层
很高级的东东,新手表示看不懂
发表于 2013-10-27 10:59:50 | 显示全部楼层
回复 2# yuhuotianxing


   coherence: core  数量少的话可以 snooping  core数量太多可以directory based
   consistency:  atomic operation  or  barrier
发表于 2013-11-2 09:01:16 | 显示全部楼层
新手表示看不懂!
发表于 2013-11-3 09:47:36 | 显示全部楼层
学习了,
谢谢
发表于 2013-11-22 18:44:56 | 显示全部楼层
看看,正在学习中,望多交流
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 08:32 , Processed in 0.020947 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表