设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Testbenches-Functional Verification of HDL M ...
1 ...2345678910
返回列表 发新帖
楼主: staroad2013

[资料] Writing Testbenches-Functional Verification of HDL Models

[复制链接]
WeiNB
发表于 2022-9-24 17:12:25 | 显示全部楼层
非常感谢分享
回复 支持 反对

举报

maximusjenna
发表于 2022-10-21 19:51:38 | 显示全部楼层
many thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

发表于 2023-7-2 09:10:56 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

jieqing21
发表于 2024-3-27 15:28:20 | 显示全部楼层
感谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zs_fly
发表于 2024-3-29 11:24:08 | 显示全部楼层
感谢楼主分享。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

棒约翰
发表于 2024-3-29 11:29:26 | 显示全部楼层
多谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1 ...2345678910
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 21:43 , Processed in 0.015863 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表