在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6632|回复: 5

[求助] 并行转串行输出的问题

[复制链接]
发表于 2013-8-1 17:57:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位一个问题:
我想做一个并行转串行输出的模块,模块的前端模块从位宽为8的FIFO中连续POP 512拍数据,这些数据作为本模块的输入数据,在每一拍数据的时间内,我需要将这个8位宽的并行数据转化为串行后输出,在下一拍并行数据到来之前完成所有转换,每一拍并行数据都不能丢失。想要实现的话,本模块是不是要使用更高频的时钟?是否是使用高频时钟计数来实现? 请各位说一下大体思路,求各位指点。谢谢!
发表于 2013-8-1 21:15:52 | 显示全部楼层
什么本模块 ?什么更高频率 ?
发表于 2013-8-1 22:44:29 | 显示全部楼层
说的具体一点啊   画个草图看看
发表于 2013-8-1 22:49:28 | 显示全部楼层
本模块时钟频率应为输入数据的八倍频。
首先将数据enable同步到本地时钟,在enable上升沿触发一个模为8的计数器并将data锁住,根据计数器将data值按位发出去即可。
 楼主| 发表于 2013-8-1 23:05:04 | 显示全部楼层
回复 4# jnale


   
我也这么想过,但是enable信号使用哪个呢?八倍频的时钟相当于它的前端模块将使能信号拉高了八拍。。。?是在512拍数据的第一拍开始的时候我就要开始计数了吧?
发表于 2013-8-2 16:53:56 | 显示全部楼层
8位转1位用一个FIFO不就实现了吗?FIFO的写时钟和读时钟采用不同频率。根据串行输出的计数控制FIFO的写使能,不知道能不能解决你的问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:15 , Processed in 0.228456 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表