马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
职位要求: 1.电子类,微电子类专业,本科及以上专业 2.精通verilog HDL,能按照Spec定义,完成RTL设计 3.熟悉ASIC设计流程 4.三年以上工作经验,有数字后端经验优先考虑 5.能熟练使用VCS/NC-verilog,Design Compiler,Prime Time等相关的EDA工具。 6.能熟练使用FPGA,能会使用逻辑分析仪或者示波器等仪器进行debug。 7.熟悉AMBA bus protocol尤佳 8.熟悉MAC,UART,VGA等IP 9.具有较强的逻辑思维能力和团队合作精神,工作认真负责,态度端正,能承受一定的工作 压力。 有意者,请发送个人简历到:zhaopinjob2013@163.com,非诚勿扰! 薪资面议! |