在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4063|回复: 7

[求助] DC后网表出现assign怎么解决啊?

[复制链接]
发表于 2013-7-27 15:27:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
求问,dc后网表出现ASSIGN怎么解决啊
set verilogout_no_tri  
change_names -hier -rules verilog
set_fix_multiple_port_nets
也用过了,但是没解决掉啊
发表于 2013-7-29 16:10:43 | 显示全部楼层
是不是你这几条命令是在compile 之后, 写出netlist之前才加的?
回复 支持 反对

使用道具 举报

发表于 2013-7-29 19:30:09 | 显示全部楼层
可以用这个试试 set_fix_multiple_port_nets -all -buffer_constants [get_designs *]
回复 支持 反对

使用道具 举报

发表于 2013-7-29 23:15:52 | 显示全部楼层
也可以不管吧,pt也能认assign语句。
回复 支持 反对

使用道具 举报

发表于 2013-7-30 10:23:26 | 显示全部楼层
是想DC里面解决还是后端工具里面解决啊
回复 支持 反对

使用道具 举报

发表于 2013-7-30 13:24:03 | 显示全部楼层
change_names -hier -rules verilog 这个在compile之后才有效
回复 支持 1 反对 0

使用道具 举报

 楼主| 发表于 2013-7-31 08:49:09 | 显示全部楼层
回复 6# my2817


    thx~我发现了
回复 支持 反对

使用道具 举报

发表于 2021-3-3 11:24:15 | 显示全部楼层


   
yic2000 发表于 2013-7-31 08:49
回复 6# my2817


你好,请问你是怎么解决的啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-5 09:22 , Processed in 0.020819 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表