关于FPGA中soc的观点

chen851112

回复 8# yadog
就目前来说，这一块不行，我有个设计经验，使用的是metor的c,但是有两个问题，一个是实现算法可以，性能不行，另外一个像做精确的时序描述很复杂。当时调研了大概有3个月，暂时放弃了。
比如一个设计复杂算法正确用verilog HDL 可跑到300MHz，在c设计的代码中顶多跑200MHz。理论上设计速度能提高。
其实实现起来跟c与汇编的感觉差不多，先从C翻译到verlog来实现，但是又有所不同，不过没关系，有必要就去学，不过目前看来还没有非常的必要。

chen851112

回复 4# fei_yang
我看了你的帖子，你确定你定的是 c5 soc。

xiaojia102003

说实话，现在fpga里面嵌入的内核处理能力都很有限，距离真正取代cpu的距离还很远
gygyg 发表于 2013-7-29 09:14

                               
登录/注册后可看大图

   要看应用场景的，8051处理能力有限吧，人家现在做的产品照样赚大钱。有些场合下本来就不需要很强的处理能力。

574920045

回复  fei_yang
我看了你的帖子，你确定你定的是 c5 soc。
chen851112 发表于 2013-7-29 14:43

                               
登录/注册后可看大图

   xilinx和altera都有PCI的硬核， 您知道lattice的片子中有吗？

chen851112

回复 14# 574920045
我不了解，没用过,你可以去它的官网看看

gygyg

回复 10# chen851112


    那和分立的cpu有什么区别呢

gygyg

回复 13# xiaojia102003


    就是说在一定的范围内吧，呵呵

chen851112

回复 16# gygyg
分立CPU是啥啊。

gygyg

回复 18# chen851112


    就是独立的cpu，不是嵌入到fpga的

chen851112

回复 19# gygyg
嵌入的跟arm没啥区别，但是跟算法处理DSP构架上还是有所不同的，具体不同推荐你看手册。