在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2821|回复: 9

[求助] spartan 3e 的速度

[复制链接]
发表于 2013-7-22 17:37:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教:spartan 3e可以跑多快的设计,100+MHz的可以吗,因为有看到一个设计在spartan 3e上跑80M没问题,跑90M以上就出错了,设计目标是120MHz的。
发表于 2013-7-22 19:42:36 | 显示全部楼层
要看看静态时序分析报告
发表于 2013-7-26 19:30:16 | 显示全部楼层
不清楚这个芯片,但是跑120M绝对考验你的编码能力,在120M下所有的要分开写,采用组合逻辑+DFF触发器的方法来写,应该没有太大问题
发表于 2013-7-26 22:48:34 | 显示全部楼层
你说的跑120M指的是时钟频率还是?
发表于 2013-7-26 23:15:06 | 显示全部楼层
你说的120Mhz指的是时钟还是?
发表于 2013-7-26 23:22:44 | 显示全部楼层
理论极限速度参考 http://www.xilinx.com/support/documentation/data_sheets/ds312.pdf 里的 Switching Characterics,100MHz 完全没问题,想要提高速度,只能从设计上下功夫了
 楼主| 发表于 2013-11-20 23:03:27 | 显示全部楼层
回复 3# shiyinjita


   请教版主 在120M下所有的要分开 是什么意思?  
采用组合逻辑+DFF触发器的方法  就是流水线方法,多用触发器,主要这个东西最后是Asic流片,面积压力也很大,所以不敢用太多Dff,很多地方能用latch的都用latch了
 楼主| 发表于 2013-11-20 23:04:54 | 显示全部楼层
回复 5# fpgabo


    120M的时钟,从Io输入,设计内部也是这个时钟在跑
发表于 2013-11-21 19:03:47 | 显示全部楼层
这个跟你的设计有关
发表于 2013-11-22 12:03:10 | 显示全部楼层
回复 1# belamy
恩,从FPGA的角度出发就是多用DFF打拍,但是ASIC的话,要手动布局布线了
我现在在用SPARTAN3 要调到150M  头都大了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-20 08:08 , Processed in 0.022890 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表