设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › UART采样时钟精度为正负15%，有可能工作么？ ...
12
返回列表 发新帖
楼主: atlandis

[原创] UART采样时钟精度为正负15%，有可能工作么？

[复制链接]
chenxz_123456
发表于 2014-7-1 17:05:41 | 显示全部楼层
zhichi yixia
回复 支持 反对

举报

iidestiny
发表于 2014-7-2 10:24:17 | 显示全部楼层
这个自适应还真不好做
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Holtek12
发表于 2014-7-16 17:22:38 | 显示全部楼层
不能, 假設傳送 1-start bit, 8-bit data, no parity, 1 stop bit, 這樣總數為 10-bit, 15% * 10bit 的累積誤差 150% 已經大於 50% (1/2 bit time), RX line 的訊號會抓錯.
回复 支持 反对

举报

sasso
发表于 2014-7-21 12:52:49 | 显示全部楼层
回复 1# atlandis


    Why so much difference
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 05:55 , Processed in 0.015542 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表