在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bingjunpeng

[资料] Constraining Designs for Synthesis and Timing Analysis

[复制链接]
发表于 2016-2-24 10:38:55 | 显示全部楼层
很好的书,谢谢
发表于 2016-2-24 23:55:52 | 显示全部楼层
手动点赞!
发表于 2016-2-28 11:17:38 | 显示全部楼层
low一下,感觉FPGA工程师进入数字IC领域,没有想的那么简单
发表于 2016-4-16 13:52:08 | 显示全部楼层
have  a  look
发表于 2016-4-18 19:57:32 | 显示全部楼层
好东西,谢谢楼主
发表于 2016-4-18 21:14:09 | 显示全部楼层
good job
发表于 2016-5-7 10:53:00 | 显示全部楼层
下来看看
发表于 2016-6-14 06:07:46 | 显示全部楼层
just learning about STA, heard sdc is an important concept
发表于 2016-6-14 06:20:55 | 显示全部楼层
very good book!
发表于 2016-7-14 22:25:00 | 显示全部楼层
这个版本似乎比先的好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 13:19 , Processed in 0.020656 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表