Tie cell的最大电容违例

xht84 · 发表于 2013-7-12 16:47:20

您需要登录才可以下载或查看，没有账号？注册

x

在设计过程中，由于floorplan中IP位置的限值，使得连接这些IP的tie cell的最大电容要求超出了许多。请教这类DRV违例对最终的芯片会产生什么影响？是否需要修复？还有在ICC中，有没有办法使Tie cell连接一个buffer，然后用buffer驱动这些IP的管脚？

xht84 · 发表于 2013-7-16 09:12:53

顶起来，希望清楚的能解答一下！

AveryYoung · 发表于 2013-7-16 11:26:50

给我感觉是负载太大，带不同负载。

yitai123 · 发表于 2013-7-17 15:06:21

可能会有xtalk出现。ICC 默认这些电路是没有timing arc的，所以不会去插buffer。你可以在floorpan时写个脚本，在IP出来的pin附近先插上buffer。

[求助] Tie cell的最大电容违例