两个剧牛的数字电路——异步时钟切换和倍频

silencefpga · 发表于 2014-10-14 11:11:53

楼主分析的很对。但是是不是应该在寄存器输出端到另一个寄存器前的与门之间用相应的时钟锁存2次呢？因为根本没有保证select 是和任何一个时钟是同步的。

HJBB · 发表于 2014-11-17 13:50:48

赞一个确实很好

bluray · 发表于 2014-12-2 09:31:20

收藏了，喜欢这种讨论~

625963851 · 发表于 2014-12-25 20:38:28

非常感谢

glace12123 · 发表于 2015-1-31 22:23:14

看到倍频电路的那一刻，我明白了奇数分频的原理~~~

friend8_zte · 发表于 2015-2-7 17:44:45

回复 5# wice3

不错，学习并收藏了，顶！

黑色快乐 · 发表于 2015-11-25 12:14:32

回复 160# sun_ic

请教您一个问题：
以前只用过FIFO跨时钟域传输data，FIFO也可以用来做时钟切换吗可以解释一下吗？

谢谢

zhung · 发表于 2015-11-25 12:49:39

回复 4# wice3

有趣的东西，收藏了

wgej1987 · 发表于 2015-11-25 14:22:34

第一个图setup不满足怎么办，这种异步的怎么约束，估计只能纯硬件估计延迟，然后确定AB时钟频率不能超过多少。第二个图，跟直接用下降沿触发有什么区别。

gunianyang · 发表于 2015-11-26 09:59:55

yanjiuyixia

[原创] 两个剧牛的数字电路——异步时钟切换和倍频