设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 问个verilog的问题大小神们进来看下。。。 ...

发新帖

查看: 1492|回复: 1

[求助] 问个verilog的问题大小神们进来看下。。。

发表于 2013-7-5 10:21:24 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

cadence新建cellview之后打开verilogA的工具只有 Read veriloga 没有 verilog-editor 怎么破。。。。

相关帖子

回复

薛定谔的太极拳

发表于 2013-7-5 17:42:23 | 显示全部楼层

在目标库下面的文件夹中找到你的Verilog的.v文档，在这里右击编辑，会更方便修改一点

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 06:30 , Processed in 0.199206 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表