|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
近年来很多有很多很多高速ADC的文章发表在IEEE上,许多都超过了1GS/s,有些甚至是几十G,但是我认为这些ADC都难以应用,因为根本没办法做那么高速的DSP processor。那么高速的数字电路的功耗一定远大于ADC,ADC在高速的情况下,功耗占芯片的百分比少得可怜。另外,假如ADC是应用在receiver上,前级的buffer的功耗应该更加巨大。PGA那些要能够放大几GHz信号的功耗就更不用说,还要根据ADC的resolution保持一定的线性度,在高速ADC上这些电路很难做到。所以,不明白为什么这些研究一味追求高速,而许多连最基本的clock power都没有考虑。高速ADC的应用是什么?不可能仅仅是为了oversample而花如此大的代价吧。 |
|