primetime分析信号完整性的问题

angangang3484 · 发表于 2013-7-4 14:16:44

回复 30# yl5495

我说的没这个意思吧。怎么话被你抽取出来就变味了。

yl5495 · 发表于 2013-7-4 14:32:00

回复 yl5495

我说的没这个意思吧。怎么话被你抽取出来就变味了。
angangang3484 发表于 2013-7-4 14:16

登录/注册后可看大图

没什么变味的，uncertainty = skew + jitter。分析hold check 时不考虑jitter ，但是skew 还要考虑，为了时序更可靠。所以我的言外之意就是要保留uncertainty。

陈涛 · 发表于 2013-7-4 14:52:58

回复 32# yl5495

请你再仔细读读FAQ的Q1.8

angangang3484 · 发表于 2013-7-4 14:52:59

本帖最后由 angangang3484 于 2013-7-4 14:54 编辑

回复 32# yl5495

你再好好理解下。
FAQ的Q1.8中：clock uncertainty分为setup和hold，preCTS和postCTS几种不同的情况
   一般的处理原则是：
   preCTS，setup： uncertainty = PLL jitter + 预估的clock skew
   preCTS，hold： uncertainty = 预估的clock skew

   postCTS，set_propagate_clock [all_clocks]
   postCTS，setup： uncertainty = PLL jitter
   postCTS，hold： uncertainty = 0
   有时fundry要求hold uncertainty保留一定的量，这时就把那个保留量加到上面的公式中

你说的skew已经在你的path rpt中表现出来了，就是i_sysclk (in)到u_init/o_cct_wl2_reg/CK和u_clk_reset_logic/reset_stretch_reg/CK的delay差（除去OCV影响）。

简单的和你说就是做完CTS后，加上下面两行到cmd中，再做route等。
set_propagated_clock [all_clocks]
remove_clock_uncertainty [all_clocks]

用pt查看postroute timing，也要加上这两行。