关于Pipeline ADC的SFDR 低于0dB

renature · 发表于 2013-6-20 13:40:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神看下，一般我们做ADC的SFDR分析时，在输入信号处，其值一般都为0dB左右是吧？为什么我的在输入信号频率处只有-25dB呢？求指教啊？

SFDR测量图

pigintree · 发表于 2013-7-9 13:36:41

那信号频率处应该是多少

mahouwen · 发表于 2013-7-13 16:02:45

请问用ADC怎么做SFDR测试啊？

bitcat · 发表于 2013-7-16 13:52:48

基频都看不到？

ozhobby · 发表于 2013-9-4 17:51:08

I think this has problem with choosing input frequency

朱立平 · 发表于 2013-9-4 19:58:08

回复 4# mahouwen

Use clean sinewave as input, use low jitter clock. Use logic analyzer get digital signal, take sevral signal cycle (complete cycles). Use Matlab analysis, you can take window. Then FFT, plot in dB, the dB value between main signal & maximum tone is the SFDR.

ralphtw · 发表于 2014-6-28 16:52:29

sim by matlab !

[求助] 关于Pipeline ADC的SFDR 低于0dB

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2