在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8178|回复: 21

[求助] 求救~~用HSPICE 做电路设计仿真

[复制链接]
发表于 2013-6-17 23:18:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
参考的电路图已经画出来了,是全差分高频放大器,现在要求各个管子的大小以及负载的大小~求救啊~这周末要交了。。搞不定啊
Specs Table如下。电路图见附件。
求大神搭救~]
Parameters                                                  Specifications
Load                                                                         300fF
Gain@750MHz                                                         12dB
Input Bias Current                                                 50uA
Power Supply                                                         2.5V
Differential Output Swing @750MHz             >750mVp,p
Input Common Mode Level                                 1.5V
Output Common Mode Level                                 1.5V
Input Swing                                                     250mVp,p
Power Consumption                                     Minimized
参考电路.png
发表于 2013-6-18 13:46:04 | 显示全部楼层
呵呵,你这是自己懒得做作业么?
 楼主| 发表于 2013-6-18 20:03:18 | 显示全部楼层
回复 2# hszgl


    做了,但是做出来感觉不对,所以想看看大神们有没有更好的
GAIN@750M_12.1DB.png
发表于 2013-6-18 21:47:19 | 显示全部楼层
750MHz 12dB?
这要求看着挺奇葩的。
你先把你做的发上来,大家帮你改改也好啊。直接从头到尾做一个,坛子里的大神都没那么闲。
发表于 2013-6-18 22:08:21 | 显示全部楼层
现在0.25um工艺见得不多
发表于 2013-6-18 22:09:36 | 显示全部楼层
要么3.3V,要么直接上180nm或者130nm
 楼主| 发表于 2013-6-18 22:38:37 | 显示全部楼层
回复 4# hszgl


    恩,这个是我的code,我感觉我自己设的这个W/L很奇葩
en NMOS device characteristics
.lib 'log018.l' tt_3v
*circuit description----------------------
  vdd 1 0 2.5
  vin1 9 0 1.5
  vin2 10 0 1.5
  v1 11 12 ac 1
  e1 3 9 11 12 0.5
  e2 4 10 11 12 -0.5
  idc 1 2 50u
  m1 5 3 7 0 nch3 l=0.8u  w=320u
  m2 6 4 7 0 nch3 l=0.8u  w=320u
  m3 5 8 1 1 pch3 l=1.5u  w=150u
  m4 6 8 1 1 pch3 l=1.5u  w=150u
  m5 7 2 0 0 nch3 l=2u  w=39u
  m6 2 2 0 0 nch3 l=2u  w=1u
  r1 5 8 5k
  r2 6 8 5k
  c2 8 0 300f
  c3 3 0 300f
  c4 4 0 300f
*options------------------------------------
.options post=2 nomod
*analysis-----------------------------------
.op
.ac dec 10 100 10g
.plot ac gain1_av0=par('vdb(5)-vdb(3)')
.end
 楼主| 发表于 2013-6-18 22:46:02 | 显示全部楼层
回复 6# semico_ljj

这方面完全不懂~早知道这么苦逼,就不选这门课了
发表于 2013-6-18 23:25:55 | 显示全部楼层
本帖最后由 hszgl 于 2013-6-18 23:28 编辑

你现在只做了AC的,就750MHz 12dB这个要求而言,是要求你有3g的GBW,目测是满足要求了。其他参数还是要仿一下才知道。
你的out swing和ICMR满足要求了么?
 楼主| 发表于 2013-6-18 23:39:07 | 显示全部楼层
回复 9# hszgl


    out swing在HSPICE 里面是怎么看的呀?我不是很清楚。CMRR=|Adm/Acm|好像他给的specs table里面没有说明呢。。
    话说多谢这么晚了还在回我的贴~谢谢谢谢~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 09:46 , Processed in 0.026641 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表