请教版主关于ahb－apb桥

allenkyo · 发表于 2005-10-19 21:57:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教hclk和pclk是什么关系，为什么spec中5.6节interfacing apb to ahb里面的时序图中ahb和apb上的信号使用同一个时钟表示，apb上的读写操作应该很慢才对啊，比如要是hclk为100mhz，而apb上挂一个uart，如以9600bps传输，收一个8bit的数据需要大概1ms，此时两个总线都是如何运作的，其中连接的bridge我更是不明白该如何设计，spec上的介绍很少，还请各位大侠指导一下，小弟不胜感激！

老扁 · 发表于 2005-10-20 12:26:22

你这个问题可不是几句话能回答清楚的，因为等于要教你设计一个系统了。
建议你和身边的做过系统设计或了解SoC设计的先请教一下。
我只简单给你一个总线和系统架构的提示（以uart为例）：
AHB-Bus <-> AHB-APB-BRIDGE <-> ( APB-Slave + uart design + UART TX/RX）<-> UART interface

allenkyo · 发表于 2005-10-20 20:59:49

您说的架构我还明白，uart的收发模块我也已经设计好了，现在就是不知道如何接到apb总线上，而且一个uart设备是否还需要一个中断模块也挂在apb上面，对于中断怎么运作我就更晕了，哎，一团糟啊，如果方便的话能否给我些相关设计资料看看，我的邮箱是realzy@163.com，谢谢谢！！！

老扁 · 发表于 2005-10-21 09:43:16

ARM的网站和xilinx的IP里都应该有这方面的IP参考设计。
中断是接到中断控制器里的，中断控制器可以挂在AHB也可以在APB上。
像类似UART这样的模块，要注意软硬件协同工作的思路。

huangchangsandy · 发表于 2007-6-14 15:48:35

原帖由 allenkyo 于 2005-10-19 21:57 发表
请教hclk和pclk是什么关系，为什么spec中5.6节interfacing apb to ahb里面的时序图中ahb和apb上的信号使用同一个时钟表示，apb上的读写操作应该很慢才对啊，比如要是hclk为100mhz，而apb上挂一个uart，如以9600 ...

apb上的设备，比如串口，确实速度是很慢的。但是作为设备挂在APB上并不意味着ahb->apb-bridge->apb这个过程一定要等待uart的发送接收操作完成以后才给总线返回hready信号,完成一次总线操作。事实上，只要ahb上的主设备能过通过apb桥读写uart的寄存器就行了，而对寄存器的操作，apb两个时钟周期足矣。

所以我觉得hclk和pclk应该是同一个时钟

cenarius · 发表于 2007-6-20 15:32:58

hclk 和 pclk可以不一样的, 根据具体应用设置

Journeyman · 发表于 2008-5-12 11:44:22

要考虑总线的性能定义频率关系

请教版主关于ahb－apb桥

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子