在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2784|回复: 0

[求助] 请教关于sync tip clamp 视频箝位电路

[复制链接]
发表于 2013-6-3 21:17:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 Chaos_Bob 于 2013-6-3 21:20 编辑

sync tip clamp2.png sync tip clamp1.png

       最近要做一个视频箝位电路,有些问题还想请教。   
      左边是一个专利的视频箝位电路的原理框图,右边是它的具体实现图。
      1、视频信号与VREF比较以前要见过一个RC低通滤波网络,我理解的是为了滤除色同步信号和有效视频信号,只留下同步信号,从另外一个专利看到,这个RC的带宽只有300KHz左右,假如C=1pF,那么R=13M。请问在短沟道的CMOS工艺这么低频率的RC滤波能实现吗?怎么实现啊?
      2、输入视频信号(CVBS)的幅度大概是-0.3~0.7V,同步头是不经常箝位在0v,那么Vref=0,在上面的电路中,Vref=0似乎不能工作啊?
      3、一般sync tip 箝位都有一个Ileak电流,在视频有效图像区仍然在流,这样是不是会影响箝位的精度?sync tip的箝位精度能不能做到10bit?我查找最近的一些论文,目前似乎一般都是采用charge pump clamp结构。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 01:18 , Processed in 0.019047 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表