在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xiantongma

[资料] open source SystemVerilog verification IPs, models vip

[复制链接]
发表于 2017-10-29 21:53:42 | 显示全部楼层
thanks for sharing
发表于 2017-10-15 10:51:09 | 显示全部楼层
[资料] open source SystemVerilog verification IPs, models vip

谢谢楼主分享
发表于 2017-10-10 14:07:45 | 显示全部楼层
发表于 2017-10-10 11:07:56 | 显示全部楼层
回复 1# xiantongma


    Thanks ..........................
发表于 2017-3-31 16:53:35 | 显示全部楼层
这个应该是个老工程师写的,想找个官方一点版本~
不过像synopsis /wwago-in 那些都要钱~
发表于 2017-3-31 16:27:29 | 显示全部楼层
这都是好东西呀,可惜是sv的,有没有verilog的~
发表于 2016-11-18 14:41:51 | 显示全部楼层
谢谢了,
发表于 2016-9-19 11:47:57 | 显示全部楼层
wishbone_vip.zip (986.25 KB)   
apb_vip.zip (263.38 KB)   
avalon_mm_vip.zip (835.97 KB)   
avalonst_vip.zip (35.14 KB)   
axi4_stream_vip.zip (470.19 KB)   
axi4lite_vip.zip (158.93 KB)   
can_vip.zip (876.71 KB)   
i2c_vip.zip (219.27 KB)   
mdio_vip.zip (236.83 KB)
spi_vip.zip (226.12 KB)
发表于 2016-9-10 18:39:18 | 显示全部楼层
谢谢楼主分享
发表于 2016-4-17 08:49:47 | 显示全部楼层
谢谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:29 , Processed in 0.020870 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表