刚开始综合的时候我们需要得到什么，怎样修改SDC啊？？

liu675 · 发表于 2013-5-14 08:49:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现在我知道的是要知道PLL的jitter是多少，要知道clk的驱动多大，然后在SDC中加上相应的驱动，要修改SDC中一些值，但是我不知道怎么修改，求大神解释下啊,LAB的步骤我可以看书学，但是这方面就不知道怎么搞了

liu675 · 发表于 2013-5-14 11:26:14

上午都挺忙的啊

signallv · 发表于 2013-5-14 15:00:16

本帖最后由 signallv 于 2013-5-14 15:04 编辑

set_clock_uncertay jiterr+skew
set_clock_transtion -rise/fall
or
set_input_transition

set_clock_latency
set_clock_latency用于描述时钟源到寄存器时钟输入端的延迟，包括source和network延迟，在pre-layout约束时，同时使用；在post-layout时，准确的说，cts之后，只设置source latency，因为network 延迟已经包含在sdf里了。
dc综合的话，clock驱动为0，无限大。在做clock tree后，set_propagated...一般在dc creat clock的时候，新版的dc都认为是idea的了，即驱动无限大。
对于reset或者其他的信号，dc综合不考虑drive。后端APR后，才计算。