在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14147|回复: 21

[求助] 全差分运放 怎么使得压摆率SR变好

[复制链接]
发表于 2013-5-9 10:03:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神好,最近在做全差分运放的前仿真,我测试出来的压摆率曲线如下:

测试压摆率曲线图

测试压摆率曲线图

,和理论计算的差距很大啊。。不知道怎么调整,是调输入级的那个尾电流?但是我觉得不是这个原因呢?求知道
 楼主| 发表于 2013-5-9 10:04:13 | 显示全部楼层
求指导
发表于 2013-5-9 10:27:09 | 显示全部楼层
怎么这么怪异?
发表于 2013-5-9 10:28:42 | 显示全部楼层
schematic呢?
 楼主| 发表于 2013-5-9 10:41:07 | 显示全部楼层

原理图

原理图

SR测试图

SR测试图
我也不知道为什么这么怪异。附上原理图和测试图
发表于 2013-5-9 15:17:11 | 显示全部楼层
回复 1# seuwxyzh


   是不是输入信号频率太快了,你直接跑阶跃响应看一下最终输出是怎么样的
发表于 2013-5-9 18:40:10 | 显示全部楼层
频率太高了
发表于 2013-5-9 20:22:52 | 显示全部楼层
偏置电流小了,可能!
不过你的补偿电容也有点大
发表于 2013-5-9 20:29:03 | 显示全部楼层
回复 8# semico_ljj


   还有。接近峰值时波形会塌下来是不是因为共模输入范围是不是有点小?
 楼主| 发表于 2013-5-10 09:22:32 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 13:44 , Processed in 0.024091 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表