在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14624|回复: 24

[资料] ncverilog如何仿真systemverilog

[复制链接]
发表于 2013-5-8 10:39:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ncverilog 仿真verilog与systemverilog混合的代码,采用三步命令调用工具,ncvlog,ncelab,ncsim。仿真时只在nvclog后加入-sv就可以吗,ncelab与ncsim需不需要加入其他选项?谢谢
发表于 2013-5-8 15:07:01 | 显示全部楼层
看nc的帮助和例子 里面有
不过nc对于system verilog的支持比vcs要差一些 谁用谁知道
 楼主| 发表于 2013-5-8 19:36:18 | 显示全部楼层
回复 2# poiu_elab


    您所说的差一点是指对语言的语法支持还是指容易出现仿真错误?
发表于 2013-5-9 09:39:31 | 显示全部楼层
你可以使用irun指令試試,我個人在使用上倒是沒有遇到什麼問題。
发表于 2013-5-9 13:41:34 | 显示全部楼层
ncvhdl -v93 -f $VHDL_FLIST -logfile ./ncvhdl.log
ncvlog -sv -linedebug -f $VLOG_FLIST -logfile ./ncvlog.log
ncelab -access +r -nonotifier $TEST_TOP_NAME -logfile ./ncelab.log
如需更改seed:
ncsim -svseed 440608000 $TEST_TOP_NAME -logfile ./ncsim.log
否则:
ncsim $TEST_TOP_NAME -logfile ./ncsim.log
 楼主| 发表于 2013-5-14 14:29:31 | 显示全部楼层
回复 5# remnant


   很感谢
发表于 2013-11-2 12:51:00 | 显示全部楼层
没钱了额
发表于 2013-11-2 15:34:51 | 显示全部楼层
顶一下,好帖
发表于 2013-11-2 15:38:59 | 显示全部楼层
顶一下,好帖
发表于 2013-11-4 14:37:44 | 显示全部楼层
學習了~~感謝~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 22:32 , Processed in 0.021024 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表