在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5126|回复: 7

[求助] Calibre做LVS提取版图网表时出现了很多开路的问题,求助各位如何解决!

[复制链接]
发表于 2013-4-28 13:17:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


各位好,当我用PR后的GDS文件做LVS时,版图提取网表发现出现了很多开路的错误,错误的意思就是在两个位置出现了同一个net的名字。查看版图发现原来在Encounter中不同大小写的net,导出GDS版图之后都变为大写或者都变成小写了。在virtuoso中我已经设置了大小写敏感,lvs规则文件也都设置了大小写敏感,求助各位帮忙看看是什么原因,不胜感激!!!!
发表于 2013-4-28 13:28:49 | 显示全部楼层
回复 1# woshiadu


    是不是导出来后做了修改?然后注意在PR时候添加的电容Filler不要删除了
发表于 2013-5-3 08:31:22 | 显示全部楼层
回复 1# woshiadu


   错误信息贴出来看看
 楼主| 发表于 2013-5-4 08:47:45 | 显示全部楼层
回复 2# Synopsys-IC

导出来后,没有修改啊,什么是Filler电容啊?谢谢!
 楼主| 发表于 2013-5-4 08:53:17 | 显示全部楼层

提取错误

提取错误
回复 3# Rucas
图片2.png
发表于 2013-5-4 21:40:25 | 显示全部楼层
从第一幅图看  应该是网表和版图的mos管叫法不一样。得改掉。
发表于 2013-5-5 11:42:29 | 显示全部楼层
rule里定义的提出的管子叫“P18”,cdl里管子叫“P”
对不上,把rule或者cdl随便改一个就行了,
或者在LVS rule里加一句话,MAP 啥啥来着,忘了,
在svrf(standard verification rule format)那个pdf里很好找
发表于 2014-4-14 18:40:51 | 显示全部楼层
好东西!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:10 , Processed in 0.025112 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表