encounter中tming loop怎样处理？

zuohaiyang · 发表于 2013-4-15 10:23:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zuohaiyang 于 2013-4-15 10:42 编辑

如图中所示：

clk2是clk1的generated  clock, FF的Q通过组合逻辑接回自身的D端，形成一个timing loop,

encounter cts spec中，是先定义clk1, FF的CK为through pin，

这样的时候， CTS完了之后， opt  setup and hold之后，发现FF  Q--->D这里会有hold violation, 如果手动fix hold violation 的话,会在这里造成新的setup violation，

所以想请教各位如何处理这类timing loop?

是要set timing disable么？  如果是的话，具体怎样设置？

gubo1 · 发表于 2013-4-15 21:07:54

通常情况下，这里不构成timing loop吧？？？？

kunfun2002 · 发表于 2013-4-17 16:14:37

請問二樓為何這不是 timing loop?? 圖畫出來明明就是timing loop~

[求助] encounter中tming loop怎样处理？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2