在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2108|回复: 3

[讨论] FPGA设计时钟考虑

[复制链接]
发表于 2013-4-11 22:31:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在FPGA板子设计的时候,时钟都需要进行哪些考虑呢?
发表于 2013-4-11 23:15:27 | 显示全部楼层
回复 1# zhaichunhua168

时钟频率、性能、驱动能力,是否有跨时钟域问题等。
发表于 2013-4-12 23:23:37 | 显示全部楼层
时钟频率如果高了,最好使用差分
发表于 2013-4-13 11:07:54 | 显示全部楼层
要看用哪家的FPGA了,xilinx的话建议好好把DCM的说明看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 21:23 , Processed in 0.066659 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表