FPGA外挂DDR3硬件正常的自检方法？

feitianzhilu287

各位大虾，我想设计一个检测FPGA的外挂DDR3硬件是否有问题的程序。目前先做初级阶段工作，主要实现以下几点：
1、检测DDR3数据线DQ是否有错连和漏连（虚焊）的情况，如有找到对应的错误处；
2、DDR3内部存储单元自检，判断内存的每个存储单元是否能正常工作。

关于第二点，网上的资料相对来说多一点，最简单的为march算法，遍历每个存储单元写入特定数据并读取做判断。
但是对于第一个要求，没有找到什么资料，请大家给我一点思路或者一些相关资料，之前听人说有个什么“九步棋盘法”，但是也没有找到相关资料。谢谢大家了。
其实对于第二点，我还有一个疑问，如果DQ两根线连反了是否对我的读写数据的正确性有影响，因为由于线连反了，我写入和读取时都是错误的，那么最终结果又变成了对的，对我们的设计貌似不产生影响。但是理论上连错了肯定会导致结果出错的，想不通，求各位大虾帮忙解惑，谢谢了。

feitianzhilu287

自己顶一个，求大家给点意见啊

feitianzhilu287

怎么没人啊，再顶

emicleung

感兴趣的话题，顶！