在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2005|回复: 7

[求助] LVS mos打散 过不了 PDK

[复制链接]
发表于 2013-4-3 11:35:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
(1)为什么MOS管没有打散LVS没有问题,,打散后,就过不了呢?
求解答,谢谢。

(2)假如mos管是自己画的,不是工艺厂的PDK里面的standard cell。跑LVS怎么可以过???是不是我的设置有问题?
发表于 2013-9-25 13:15:28 | 显示全部楼层
lvs 报的什么错?
发表于 2013-9-25 13:55:37 | 显示全部楼层
什么工艺?
确定只是单纯的打散吗?没有少层次?
发表于 2013-10-7 19:08:50 | 显示全部楼层
严格来说,同样的版图,无论是hierarchy还是flaten,LVS抽取出来的器件应该不变,因为制造出来是一样的。
发表于 2013-10-7 20:32:29 | 显示全部楼层
后来找到什么原因了吗
发表于 2013-10-8 16:52:54 | 显示全部楼层
回复 1# nazhaahai


1    自己仔细查一下是不是少了什么层次在打散的过程中;
2    模拟版图有些mos管就是人工画的,没有pdk可用,还是一样的过LVS
 楼主| 发表于 2013-10-10 23:42:26 | 显示全部楼层
回复 6# xxmule


    应该怎样设置LVS?
发表于 2013-10-11 08:54:45 | 显示全部楼层
回复 7# nazhaahai
只要你mos画对了,器件网表提的出来,这个你原来怎么跑lvs就怎么跑lvs啊,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 10:59 , Processed in 0.026653 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表