在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3331|回复: 2

深圳地区承接各类FPGA/DSP/ARM/IP开发项目

[复制链接]
发表于 2013-3-31 19:30:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
深圳开元微系统工作室专注于嵌入式系统与片上系统的研究与开发,在FPGA/DSP/ARM/IP开发方面有着多年在知名企业研究与开发产品的经验。

擅长的领域有:

1. FPGA方面精通Xilinx、Altera、Lattice FPGA/CPLD软硬件开发, 具有高速电路设计、SOPC系统设计,FPGA信号处理方面经验。

2. DSP方面主要精通TI的C5000,C6000,OMAP系列处理器软硬件开发,多年信号处理方面开发经验,在音视频与无线通信方面有较深入的研究。

3. ARM方面熟悉主流嵌入式技术和相关的器件与外设、熟悉操作系统移植(ucos-ii、Nucleus、Linux、WinCE等)与驱动开发技术。

4. IP方面可提供嵌入式中间件、协议与算法和方案设计等方面的开发服务。

深圳开元微系统工作室现长期面向社会各界承接各类FPGA/DSP/ARM/IP开发相关项目,欢迎有需要的朋友联系合作事宜!


QQ: szkysoc@163.com(1526710007)
E-mail:  szkysoc@163.com
官方淘宝:http://szkysoc.taobao.com
发表于 2013-4-1 09:28:59 | 显示全部楼层
为客户提供可定制化硬件平台OEM外包

可定制内容:
1、各类ARM核心板;
2、各类DSP核心板;
3、各类PowerPC核心板;
4、各类FPGA核心板;
5、各类工业控制采集控制板;
6、各类视频监控及信号处理控制板。

我们的宗旨是:
我们的宗旨是为系统集成商提供便利的通道,帮助客户以最快的速度将产品推向市场!有了我们后,您再也不用担心硬件工程师的匮乏或者不尽职,您再也不用担心市场上开发板的功能局限性和不可靠性。

我们的服务对象:
1、各类系统集成商;
2、不具备硬件开发能力的;
3、不具备硬件生产能力的;
4、不具备驱动设计能力的;
5、不具备现场总线定义经验的;
针对以上能力匮乏的,我们提供全程设计、采购与生产服务。

我们的服务流程如下:
1、客户提供设计需求;
2、根据客户需求做出成本和可行性评估;
3、定制硬件平台,做功能性评估;
4、提供相应驱动与通讯API;
5、设计正式产品;
6、提供小批量生产;
7、提供大批量OEM服务。

最后客户需要做的工作:
1、只需定制自己的应用软件;
2、只需要定制相关的组态软件;
3、做系统集成和销售工作。

选择我们的理由:
1、我们具备专业的硬件工程师团队;
2、我们具备专业的驱动和总线设计团队;
3、我们设计的产品具备可靠的EMC性能;
4、我们设计的产品具备可制造性原则;
5、我们设计的产品严格控制BOM成本和生命周期;
6、我们提供的硬件资源丰富且完全根据需求自由定制。


联系方式:
QQ(业务):1372856100
MP(业务):(+86)13916727468
E-Mail:pcb@pcb-si.com
http://www.pcb-si.com/
发表于 2013-4-2 10:54:27 | 显示全部楼层
设计主营业务:芯片提取,版图设计,电路整理,仿真验证等。设计团队有多年的IC反向经验,具有CMOS、BiCMOS、BCD等各种类型工艺的反向能力。设计芯片种类包括ADC、电源管理、DSP、传感器、消费电子类芯片等,熟练掌握IC反向全套流程。

1.去层拍照:根据客户提供的样品以及需求进行解剖、拍照等化学处理
2.网表提取:工程师根据客户的不同需求,完成并提交客户芯片指定模块的网表数据。通过质量保证体系的检验,无论是数字电路网表还是模拟电路网表都能保证极高的品质。对于数字电路,我们将交付门级网表,而模拟电路则提供管级网表。
3.版图设计:工程师根据客户的不同需求,完成并提交与客户芯片指定模块的版图一致的版图数据。同时工程师将配合客户选取尽可能与参考芯片设计工艺一致 或接近的目标芯片代工工艺线,并确保最终得到的版图数据可以满足目标工艺线的DRC和LVS检查。版图设计完毕后将交付GDSII格式文件,该格式为工业标准版图格式。
4.电路整理:网表提取得到的门级或管子级称为平面化网表。我们将平面化网表转化为平面化电路图并整理成为可反映芯片原始设计思想的易于理解的层次化电路,能够大大加快工程师对提取电路的理解。整理后的电路图称为层次化电路图。
5.仿真验证:电路整理后可以通过导出SPICE网表进行电路仿真或者将数据转换成cadence格式,使用cadence analog environment进行仿真验证。
6.可以将CDL或者spice网表格式的flatten schematic转换为电路符号图,然后进行层次化电路整理与分析。

如果您有IC反向的需求或者技术咨询,可以联系我

QQ:1766435545
邮箱:snmovoki@126.com
电话:13716046635




                               
登录/注册后可看大图
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:26 , Processed in 0.026312 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表